Der Vortrag stellt diesen neuen Zugang anhand von drei Beispielen aus dem Chip-Design vor: thermische Effekte in SOI-Schaltungen, nicht-quasistationäre Halbleitereffekte sowie Leitbahneffekte in Logik-Chips. In der Numerik stehen unter anderem Fragen der Wahl einer mit dem zugrunde liegenden PDAE-Modell verträglichen Ortsdiskretisierung im Vordergrund. Effiziente Verfahren zur verteilten Zeitintegration, wie sie für die in der Industrie weit verbreiteten Simulatorkopplung benötigt werden, sind auf die entstehenden gekoppelten Systeme differential-algebraischer Gleichungen zu erweitern.
Zeit: | Friday, June 07, 2002, 14.15 Uhr |
Ort: | FU Berlin, Arnimallee 2-6, Raum 032 im EG |